应用笔记

NOVOSENSE 纳芯微电子

集成隔离电源和比较器的单端比例式输出隔离放大器应用指南

AN-13-0026

作者：Shuo Zhang，Yazhu Liu，Jiahua Xu



应用笔记

集成隔离电源和比较器的单端比例式输出隔离放大器应用指南

AN-13-0026

作者：Shuo Zhang，Yazhu Liu，Jiahua Xu

摘要

目录

1. 产品功能简介 3

2. 使用集成隔离比较器实现系统快速保护 4

2.1. 输入阈值计算 4
2.2. 比较器保护特性 5
2.3. 输入阈值配置电路 5
2.4. 保护通道防抖设计 6
2.5. 保护通道输出特性 6

3. 使用单端比例式输出提升系统采样精度 6

3.1. 单端比例式输出隔离放大器应用优势 7
3.2. VREF 电压跟踪 8
3.3. VREF 电压滤波 9

4. 总结 10

5. 修订历史 11

Copyright © 2026, NOVOSENSE

1. 产品功能简介

纳芯微新一代集成隔离电源的隔离采样芯片 NSI36xx 系列是 NSI13xx 系列的全面升级，包括隔离电流放大器 NSI360xD 系列、隔离电压放大器 NSI361xD 系列、以及集成比较器的单端比例式输出隔离放大器 NSI36C00R、NSI36C11R 和 NSI36C12R。

新推出的 NSI36CxxR 功能选型如下表所示，NSI36CxxR 系列可广泛用于工业电机驱动、光伏逆变器、服务器电源、新能源汽车主驱、车载充电机等高压系统的电流、电压采样，通过集成隔离电源、灵活的输出配置和内置保护功能，帮助工程师在系统设计中支持更高的功率密度，并简化外围电路。

采样类型	订货料号	输入范围	增益	输出类型	是否集成比较器	规格
电流检测放大器	NSI36C00R-DSWR	±250mV	V_{REF}/0.64	单端比例式	Y	工规
	NSI36C00R-Q1SWR	±250mV	V_{REF}/0.64	单端比例式	Y	车规
电压检测放大器	NSI36C11R-DSWR	0~2V	V_{REF}/2.56	单端比例式	Y	工规
	NSI36C11R-Q1SWR	0~2V	V_{REF}/2.56	单端比例式	Y	车规
	NSI36C12R-DSWR	±1V	V_{REF}/2.56	单端比例式	Y	工规
	NSI36C12R-Q1SWR	±1V	V_{REF}/2.56	单端比例式	Y	车规

NSI36CxxR 输出可直连 ADC 的单端模拟信号，满量程输出电压由 V_{REF} 基准引脚配置。当 V_{REF} 外接大于 3V 的基准电压时，芯片动态输出电压范围跟随 V_{REF} 电压变化。以 NSI36C12R 为例，其输入-输出特性曲线如图 1.1 所示：在 0V 输入时，输出电压为 V_{REF}/2；在+/-1V 线性范围内输入时，输出电压以 V_{REF}/2 为基准跟随输入线性变化，增益为 V_{REF}/2.56；当输入超过线性满量程时，输出仍会跟随输入变化，但相关线性指标劣化；当输入超过钳位电压+/-$V_{clipping}$ 时，模拟输出被钳位限幅在 V_{REF}/0V。有关 NSI36CxxR 其他器件的输入-输出特性详见数据手册。




图 1.1 输入-输出特性曲线(NSI36C12R)

Copyright © 2026, NOVOSENSE

2. 使用集成隔离比较器实现系统快速保护




图 2.1 集成比较器功能框图(NSI36CxxR)

NSI36CxxR 在芯片内部集成了高速比较器，并支持比较器信号跨隔离带传输，工程师在输入侧 TH_IN 引脚设置过流/过压保护阈值，即可在低压输出侧 FAULT 引脚上得到过流/过压检测信号。通常情况下，使用隔离放大器采样+过压检测电路的过流/过压检测方案至少需要 1.5us 以上的延时响应，而 NSI36CxxR 内部集成的隔离比较器可以提供 600ns（Typ）的快速响应，并节省额外的过压检测电路，为系统提供快速、简便、可靠的硬件保护。

2.1. 输入阈值计算

由于不同型号隔离放大器的采样量程和增益差别，输入引脚到比较器的信号需先经过 Buffer 调整增益后再与 TH_IN 阈值进行比较，以适配 TH_IN 引脚 0.4V~1.2V 的过流/过压比较阈值，根据 NSI36CxxR 高压输入侧期望设置的过流/过压阈值，计算得到 TH_IN 需要设置的过流/过压公式如下表所示：

表 2.1 集成比较器保护阈值设置表

型号	线性输入范围	Buffer 增益	TH_IN 阈值范围	比较器类型	过流/过压阈值公式(1)
NSI36C00R	-250mV~250mV	4	0.4V~1.2V	窗口比较器	$V_{TH_IN}=V_{OC}*4$
NSI36C11R	0V~2V	0.5	0.4V~1.2V	单限比较器	$V_{TH_IN}=V_{OV}*0.5$
NSI36C12R	-1V~1V	1	0.4V~1.2V	窗口比较器	$V_{TH_IN}=V_{OV}$

(1) V_{OC}为输入侧期望过流保护阈值电压，V_{OV}为输入侧期望过压保护阈值电压；

Copyright © 2026, NOVOSENSE

2.2. 比较器保护特性




图 2.2 输入过流比较器保护时序特性(NSI36C00R)

以 NSI36C00R 为例，输入过流比较器的保护时序特性如图 2.2 所示，由于输入信号到比较器的输入端需经过固定增益为 4 的 Buffer，因此比较器的实际输入信号为 4*VIN，参考比较电压为 TH_IN 引脚电压。类似地，NSI36C11R 和 NSI36C12R 的 VIN 输入信号也需按照表 2.1 所示公式根据 Buffer 增益进行折算后才能得到和 TH_IN 引脚相同基准的实际输入电压。

NSI36C00R 集成的窗口比较器具有正负对称特性，当 4*|VIN| <V_{TH_IN} - V_{HYS_OV} 时，FAULT 引脚为高阻态，由外部上拉至高电平；当 4* |VIN|> V_{TH_IN} 时，FAULT 引脚被内部主动拉低，触发过阈值保护。对于正向比较器，实际上升触发阈值（V_{IT+_pos} =4*VIN）与设定阈值之差定义为比较器阈值误差；对于负向比较器，实际下降触发阈值（-V_{IT-_neg} = -4*VIN）与设定阈值之差定义为比较器阈值误差，如式 2-1 和 2-2 所示：

$$THe_{_OV} = V_{IT+_pos} * - V_{TH_IN} \quad (2\text{-}1)$$

$$THe_{_OV} = V_{IT-_neg} * - (- V_{TH_IN}) \quad (2\text{-}2)$$

NSI36CxxR 内部集成比较器具有最大不超过±40mV 的比较阈值误差，同时保护触发和释放有 45mV（Typ）的迟滞区间 V_{HYS_OV}，使比较器在输入包含噪声的环境下能够保持较好的抗扰性能。 以 NSI36C00R 过流保护为例，假设根据期望保护电流计算得到 300mV 作为过流保护输入阈值，则根据式 2-3 计算 TH_IN 引脚需要设置阈值为 1.2V。考虑比较器最大误差±40mV，比较器实际触发阈值范围在 1160mV~1240mV 之间，折算到芯片 VIN 为 290mV~310mV，输入保护误差不超过±10mV；同时，比较器触发保护和释放保护 45mV（typ）迟滞折算到 VIN 为 11.25mV，不考虑比较器误差时，当 VIN 上升到 300mV 时触发保护信号，VIN 下降到 288.75mV 时释放过流保护。

$$V_{TH_IN} = V_{OC}*4 = 0.3V *4=1.2V \quad (2\text{-}3)$$

2.3. 输入阈值配置电路

NSI36CxxR 的 TH_IN 引脚支持 0.4V~1.2V 的输入阈值设置，可以由外部电压源分压后设置。此外，NSI36CxxR 的 LDO_OUT 引脚可以输出 3~3.3V 的电压，并支持不超过 0.5mA 的负载电流，基于该特性，可以通过在 LDO_OUT 引脚增加电阻分压网络的方法简便地设置输入阈值电压，如图 2.1 所示。其中，R1+R2 的阻值决定 LDO_OUT 负载电流大小，应尽量保持 R1+R2 ＞ 6.6kΩ 以满足 LDO_OUT 最大负载上限 0.5mA 的要求。

例如，设置输入 1V 为期望过压阈值，可以设置 R_1=10kΩ，R_2=22kΩ，LDO_OUT 输出电压为 3.2V，则计算实际设计 TH_IN 阈值为：

Copyright © 2026, NOVOSENSE

$$V_{TH_IN} = V_{LDO_OUT} * \frac{R1}{R1 + R2} = 3.2V * \frac{10k}{32k} = 1V \quad (2\text{-}4)$$

分压电流为：

$$I_{Res} = \frac{V_{LDO_OUT}}{R1 + R2} = \frac{3.2V}{32k} = 0.1mA < 0.5mA \quad (2\text{-}5)$$

需要注意的是，在分压节点中，TH_IN 为高阻输入节点，输入阻抗 > 1GΩ，因此不会影响电阻网络分压精度，分压精度主要取决于分压电阻精度和 LDO_OUT 输出电压。

2.4. 保护通道防抖设计

在高压系统中通常存在较大的噪声干扰，可能影响保护通道的保护灵敏度，因此需对比较器进行滤波防抖设计。

首先，NSI36CxxR 在比较器内部增加了去毛刺时间（deglitch time），这也是比较器保护延时典型值约为 600ns 的原因，deglitch time 可以有效地滤除高频窄脉冲，减小噪声干扰。

其次，在保护输入端，干扰主要体现在对输入信号和 TH_IN 引脚的干扰上；在输入引脚增加滤波 RC 组合可以较好地限制输入信号频率范围，滤除高频分量；同时，在 TH_IN 引脚也需额外增加滤波电容，通常 100nF 的对地电容可以有效滤除来自 GND 的噪声，从而避免输入阈值被干扰而导致误触发。

最后，在保护通道输出端也需设置滤波电容，以减小在低压侧的噪声干扰，通常在 FAULT 引脚并联不超过 1nF 的输出滤波电容可以实现噪声滤波和快速响应。

2.5. 保护通道输出特性




图 2.2 比较器保护输出模块框图

如图 2.2 所示，高速比较器信号穿过隔离层传输后由 FAULT 引脚监测，该引脚为开漏输出，需在外部设置上拉电阻至 VDD 以实现高电平输出能力。同时，为保证在芯片掉电或缺失外部上拉电阻状态下 FAULT 引脚可以输出确定的高电平状态以避免误触发，FAULT 引脚在芯片内部通过 R3 弱上拉至内部 VDD 节点，该内部电阻在 VDD=5V 时的阻值约为 175kΩ，仅产生微弱的上拉电流，不影响开漏输出正常动作。

需要注意，开漏输出的共模瞬态抗扰度（CMTI）性能与上拉电阻 R_{PULLUP} 和负载电容相关。当发生高 dV/dt 的共模瞬态事件时，芯片原副边之间的寄生电容会耦合干扰信号，可能导致开漏输出瞬间未能跟随 VDD 波动而被拉低，该耦合效应与上拉电阻的大小相关，减小上拉电阻可以提升开漏引脚的高电平输出能力，从而增强 CMTI 的抗扰性能，建议的 R_{pullup} 在 1~10kΩ之间。此外，在 FAULT 引脚与 GND 之间并联不超过 1nF 的电容，也可实现输出滤波的同时提升 CMTI 性能。

3. 使用单端比例式输出提升系统采样精度

Copyright © 2026, NOVOSENSE

3.1. 单端比例式输出隔离放大器应用优势

纳芯微 NSI36xxD 系列隔离放大器提供全差分输出，如图 3.1 所示，在共模噪声可能干扰放大器到 ADC 之间信号链的系统中，该结构具有良好的抗扰性能。而对于隔离运放到 ADC 走线距离较短，对共模噪声并不敏感的系统，NSI36CxxR 提供单端比例式输出结构，可以不需要额外配置差分转单端放大电路，有助于简化 PCB 布局，降低 BOM 成本，如图 3.2 所示。




图 3.1 差分输出隔离运放系统应用电路




图 3.2 单端比例输出隔离运放系统应用电路

除此以外，差分输出运放的后级差分转单端运放不具备负压输出能力，需要设置直流电压偏置 V_{BIAS}，该电压通常通过电阻分压产生，并增设一个电压跟随器以保持阻抗隔离， 如图 3.3 所示；而 NSI36CxxR 的参考电压支持 VDD 电压直接输入即可得到带 VDD/2 偏置的输出电压，进一步简化了电路设计。




图 3.3 差分输出隔离运放输出参考设计




图 3.4 单端比例输出隔离运放输出参考设计

通常来讲，ADC 基于 MCU 内部或外部的基准电压 V_{REF} 进行测量，并生成对应于 V_{REF} 基准电压满幅值的电压量，如式 3-1 所示，因此，当 ADC 的输入电压范围越接近于基准电压满幅值时，ADC 的采样位数利用率更高；

$$\frac{V_{IN}}{V_{REF}} = \frac{D}{2^N} \tag{3-1}$$

式中，N 为 ADC 位数，D 为 ADC 采样码值，V_{IN} 为 ADC 输入电压，V_{REF} 为 ADC 参考基准电压；

Copyright © 2026, NOVOSENSE

以 NSI3612D 为例，其线性最大输出范围为固定电压-2V~2V，经过运放调整后需要增加直流偏置电压 V_{BIAS} 以使隔离运放的输出电压尽量匹配 ADC 的输入范围来提升测量分辨率。而 NSI36C12R 单端比例式输出通过 V_{REF} 引脚直接实现这一功能，将 ADC 的基准电源接入 VREF 引脚可以使隔离运放共享相同的基准源，实现隔离运放和 ADC 自动调整增益并相互跟踪，使运放输出电压匹配 ADC 满幅输入范围。

VREF 引脚内置低通滤波器，在低频率下可以自动补偿由于 ADC 基准电压偏差带来的长期漂移和低频纹波，实现前后级相互跟踪的效果；同时，对于来自线路或供电上的高频干扰，在 VREF 引脚增加对地滤波电容可以有效抑制高频耦合噪声，减小增益误差。

3.2. VREF 电压跟踪

使用图 3.5 所示的测试电路用来模拟 ADC 基准电压波动情况下，单端比例式输出对 VREF 电压波动的跟踪性能。高压侧输入 2Vpp 的满幅正弦波，并在 VREF 引脚施加 1kHz，带有 3.3V 直流偏移和 500mVpp 的纹波电压，相当于直流偏移的 15%，同时监测 V_{IN}、V_{OUT} 和 V_{REF}，测试结果如图 3.6 所示。

从测试结果可以看出，当 VREF 电压存在直流漂移或低频波动时，NSI36CxxR 可以自动调整增益，使输出信号峰值包络跟踪 VREF 的变化，从而使隔离放大器和后级 ADC 保持相同的基准电压，以保证采样精度。因此，当隔离放大器和 VREF 共用基准时，比例式输出可以实现良好的电压跟踪性能。




图 3.5 VREF 电压跟踪测试电路




图 3.6 VREF 电压跟踪测试结果

Copyright © 2026, NOVOSENSE

3.3. VREF 电压滤波

在一些应用场景下，隔离运放和后级 MCU(ADC)使用不同电源基准供电，或将隔离运放的 VREF 直接与 VDD 引脚相连接，VDD 引脚和线路上可能存在高频纹波。为避免高频纹波通过 VREF 引脚对增益放大倍数产生影响，需在 VREF 引脚增加对 GND 的滤波电容，结合芯片内置滤波电路一起实现高频噪声抑制效果。






图 3.7 VREF 滤波电路设置

使用图 3.7 所示的测试电路用来模拟 VREF 引脚存在高频噪声时的滤波能力对比，C_{FLT}=1uF 和 R_{FLT}=100Ω均为典型值。使用信号发生器在输入侧施加 2Vpp 的满幅正弦波，并在 VREF 引脚分别施加 10kHz，带有 3.3V 直流偏移和 500mVpp 的纹波电压，监测输出电压波形，如图 3.6 所示。从图中可以看出，在 VREF 引脚增加滤波电路实现了很好的噪声抑制效果，来自 VREF 的高频噪声几乎不对运放的增益产生影响，输出波形保持稳定状态。



（1）滤波前（C_{FLT}=0, R_{FLT}=0）



（2）滤波后（C_{FLT}=1uF, R_{FLT}=100Ω）

图 3.8 VREF 引脚滤波前后波形对比

基于频谱分析仪可以得到 VREF 信号到 OUT 信号的幅频响应，如图 3.8 所示。以初始幅值衰减 3dB 对应频率为截止频率，在不增加外部电路前提下，NSI36CxxR 内部滤波截止频率约为 49.3kHz；在 VREF 引脚增加 1uF 电容和 100Ω电阻后，截止频率减小至 1.8kHz。可以见得，在外部增加滤波电路可以实现更好的高频噪声抑制效果。

Copyright © 2026, NOVOSENSE




图 3.7 VREF 到 VOUT 的幅频响应

4. 总结

本应用指南针对集成隔离电源和输入保护的单端比例输出隔离运放 NSI36CxxR 进行系统应用介绍。NSI36CxxR 高度集成了隔离电源和隔离比较器，省去外置隔离电源设计，大幅缩减外围电路体积与设计成本。芯片内置保护电路，可适配系统级快速过流/过压保护，同时 NSI36CxxR 提供单端比例式模拟信号输出，可以直连 ADC 并提升系统精度。更多相关详细信息请参考数据手册。

Copyright © 2026, NOVOSENSE

5. 修订历史

版本	描述	作者	日期
1.0	创建应用笔记	Shuo Zhang，Yazhu Liu，Jiahua Xu	2026/05/30

Copyright © 2026, NOVOSENSE

重要声明


本文件中提供的信息不作为任何明示或暗示的担保或授权，包括但不限于对信息准确性、完整性，产品适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的陈述或保证。

客户应对其使用纳芯微的产品和应用自行负责，并确保应用的安全性。客户认可并同意：尽管任何应用的相关信息或支持仍可能由纳芯微提供，但将在产品及其产品应用中遵守纳芯微产品相关的所有法律、法规和相关要求。

本文件中提供的资源仅供经过技术培训的开发人员使用。纳芯微保留对所提供的产品和服务进行更正、修改、增强、改进或其他更改的权利。纳芯微仅授权客户将此资源用于开发所设计的整合了纳芯微产品的相关应用，不视为纳芯微以明示或暗示的方式授予任何知识产权许可。严禁为任何其他用途使用此资源，或对此资源进行未经授权的复制或展示。如因使用此资源而产生任何索赔、损害、成本、损失和债务等，纳芯微对此不承担任何责任。

有关应用、产品、技术的进一步信息，请与纳芯微电子联系（www.novosns.com）。

苏州纳芯微电子股份有限公司版权所有



All the contents of this document, including data, parameters, charts and pages with watermarks, are protected by law, and any individuals and organizations who use it without the authorization of NOVOSENSE will be prosecuted.

Copyright © NOVOSENSE Microelectronics Co., Ltd 2026. All rights reserved.